Tecnología de embalaje SMD: exploración de diferentes tipos y su importancia
Introducción al embalaje SMD
La tecnología de embalaje SMD es una abreviatura de tecnología de embalaje de dispositivos montados en superficie, que significa: dispositivos de montaje en superficie, es uno de los componentes de la tecnología de montaje en superficie (SMT). En la etapa inicial de producción de placas de circuitos electrónicos, el montaje de los orificios pasantes se realiza completamente de forma manual. Cuando se introdujeron las primeras máquinas automatizadas, podían colocar algunos componentes de pines simples, pero aún era necesario colocar manualmente componentes complejos para la soldadura por ola. Los componentes montados en superficie (componentes montados en superficie) son principalmente componentes de chip rectangulares, componentes de chip cilíndricos, componentes de chip compuestos y componentes de chip con forma.
paquete SMD
En la etapa inicial de producción de placas de circuitos electrónicos, el montaje de los orificios se realiza completamente de forma manual. Cuando se introdujeron las primeras máquinas automatizadas, podían colocar algunos componentes de pines simples, pero aún era necesario colocar manualmente componentes complejos para la soldadura por ola.
¿Cuáles son los tipos de tecnología de embalaje SMD? _ Tipos de embalaje comunes
-
Ball Grid Array (BGA)
Pantalla de contacto esférica, uno de los paquetes de tipo montaje en superficie. Se hace una punta esférica convexa en la parte posterior del sustrato impreso de acuerdo con el modo de visualización para reemplazar el pin, y el chip LSI se ensambla en la parte frontal del sustrato impreso y luego se sella con resina moldeada o método de encapsulado. También conocido como soporte de visualización de punto elevado (PAC). El pin puede ser más de 200 y es un LSI de múltiples pines para un paquete.
El cuerpo del paquete también se puede hacer más pequeño que el QFP (paquete plano con pasadores de cuatro lados). Por ejemplo, un BGA de 360 pines con una distancia entre centros de pines de 1,5 mm tiene solo 31 mm cuadrados; El QFP del pin 304 con una distancia entre centros de pin de 0,5 mm es de 40 mm cuadrados. Y BGA no tiene que preocuparse por la distorsión de los pines como QFP.
El paquete fue desarrollado por Motorola en Estados Unidos y se adoptó por primera vez en dispositivos como teléfonos portátiles y es probable que en el futuro se popularice en computadoras personales en Estados Unidos. Inicialmente, el BGA tenía una distancia entre centros de pines (elevados) de 1,5 mm y un número de pines de 225. También hay algunos fabricantes de LSI que ahora desarrollan BGA de 500 pines.
El problema con BGA es la inspección de la apariencia después de la soldadura por reflujo. No está claro si el método de inspección de la apariencia es eficaz. Algunos creen que debido a la gran distancia entre centros de la soldadura, la conexión puede considerarse estable y sólo puede controlarse mediante una inspección funcional.
La empresa estadounidense Motorola llama al paquete sellado con resina moldeada OMPAC y al paquete sellado por el método de encapsulado GPAC (ver OMPAC y GPAC). -
BQFP (paquete plano cuádruple con parachoques)
Paquete plano con pasador de cuatro lados con amortiguación. Uno de los paquetes QFP proporciona protuberancias (amortiguación) en las cuatro esquinas del cuerpo del paquete para evitar que el pasador se doble y deforme durante el transporte. Los fabricantes estadounidenses de semiconductores utilizan este paquete principalmente en circuitos como microprocesadores y ASIC. La distancia entre centros de los pasadores es de 0,635 mm y el número de pasadores oscila entre 84 y aproximadamente 196 (consulte QFP).
-
matriz de rejilla de pasadores de unión a tope (PGA)
Otro nombre para PGA de montaje en superficie (ver PGA de montaje en superficie).
-
C- (cerámica)
Una marca que indica un paquete cerámico. Por ejemplo, CDIP significa DIP cerámico. Es un signo que se utiliza mucho en la práctica.
-
Cerdip
Paquete cerámico de doble línea sellado con vidrio para ECL RAM, DSP (procesador de señal digital) y otros circuitos. Cerdip con ventana de vidrio se utiliza para EPROM con borrado de rayos UV y circuitos de microcomputadoras con EPROM en su interior. Distancia entre centros de pasador 2,54 mm, número de pasador de 8 a 42. En Japón, este paquete se denomina DIP-G (G significa sello de vidrio).
-
Cerquad
Uno de los paquetes de tipo de montaje en superficie, es decir, QFP cerámico con sellado inferior, se utiliza para encapsular circuitos LSI lógicos como DSPS. Cerquad con ventana se utiliza para encapsular circuitos EPROM. La disipación de calor es mejor que la del QFP de plástico y se puede permitir una potencia de 1,5 ~ 2 W en condiciones de refrigeración por aire natural. Sin embargo, el costo del embalaje es de 3 a 5 veces mayor que el del QFP de plástico. La distancia entre centros del pasador es 1,27 mm, 0,8 mm, 0,65 mm, 0,5 mm, 0,4 mm y otras especificaciones. Número de pines de 32 a 368.
-
Portador de chip con plomo cerámico (CLCC)
Portador de chips de cerámica con pines, uno de los paquetes de tipo de montaje en superficie, pines de los cuatro lados del paquete, en forma de T. Una ventana para encapsular una EPROM de borrado de rayos UV y un circuito de microcomputadora con una EPROM, etc. Este paquete también se llama QFJ, QFJ-G (ver QFJ).
-
COB (chip a bordo)
El empaquetado de chips integrado es una de las tecnologías de montaje de chips básicas. El chip semiconductor está unido a la placa de circuito impreso, la conexión eléctrica entre el chip y el sustrato se realiza mediante costura de plomo, y la conexión eléctrica entre el chip y el sustrato se realiza mediante costura de plomo, y la resina se cubre para garantizar la confiabilidad. . Aunque COB es la tecnología de montaje de chip básico más simple, la densidad de su paquete es mucho menor que la de TAB y la tecnología atrasada.
-
DFP (paquete plano doble)
Paquete plano con pasador de dos caras. Es otro nombre para SOP (ver SOP). El término solía usarse, pero ya no se usa.
-
DIC (paquete cerámico dual en línea) DIP (incluido el sello de vidrio) es otro nombre.
-
DIL (doble en línea)
INMERSIÓN (verADEREZO). Los fabricantes europeos de semiconductores utilizan este nombre.
-
DIP (paquete dual en línea)
Paquete doble en línea. En uno de los paquetes de tipo enchufable, las clavijas salen de ambos lados del paquete y el material de embalaje es plástico y cerámica. DIP es el paquete de complemento más popular; el rango de aplicaciones incluye circuitos integrados lógicos estándar, memoria LSI, circuitos de microcomputadoras, etc. Distancia entre centros de pines 2,54 mm, número de pines de 6 a 64. El ancho del paquete suele ser de 15,2 mm. Algunos paquetes con anchos de 7,52 mm y 10,16 mm se denominan skinny DIP y slim DIP, respectivamente. Sin embargo, en la mayoría de los casos no hacen ninguna distinción y simplemente se denominan DIP. Además, los dips cerámicos sellados con vidrio de bajo punto de fusión también se denominan CERdips.
-
DSO (pelusa doble pequeña)
Paquete de factor de forma pequeño con pines de dos caras. Otro nombre para SOP (ver SOP). Algunos fabricantes de semiconductores utilizan este nombre.
-
DICP (paquete portador de cinta dual)
Paquete de carga con pasador de dos lados. Uno de TCP (encapsulación bajo carga). Los pasadores están hechos con cinta aislante y se colocan en ambos lados del paquete. Debido al uso de la tecnología TAB (soldadura automática bajo carga), la forma del paquete es muy delgada. A menudo se utiliza para unidades de pantalla de cristal líquido LSI, pero la mayoría de los productos. Además, se está desarrollando un paquete de memoria LSI con forma de libro de 0,5 mm de espesor. En Japón, DICP se denomina DTP según el estándar de la Asociación EIAJ (Industria Japonesa de Maquinaria Electrónica).
-
DIP (paquete portador de cinta dual)
Ibídem. La industria japonesa de maquinaria electrónica estandarizará la designación de DTCP (ver DTCP).
-
FP (paquete plano)
Paquete plano. Uno de los paquetes de tipo montaje en superficie. QFP o SOP (ver QFP y SOP). Algunos fabricantes de semiconductores utilizan este nombre.
-
chip invertido
Suelde el chip hacia atrás. En una de las tecnologías de empaquetado de chips simples, los puntos convexos de metal se fabrican en el área del electrodo del chip LSI y luego los puntos convexos de metal se presionan y sueldan al área del electrodo en el sustrato impreso. El tamaño del paquete es básicamente el mismo que el tamaño del chip. Es la más pequeña y delgada de todas las tecnologías de embalaje.
Sin embargo, si el coeficiente de expansión térmica del sustrato es diferente al del chip LSI, habrá una reacción en la unión, afectando así la confiabilidad de la conexión. Por tanto, es necesario reforzar el chip LSI con resina y utilizar un material de sustrato con básicamente el mismo coeficiente de expansión térmica. -
FQFP (paquete plano cuádruple de paso fino)
Distancia entre centros de pasador pequeña QFP. Generalmente se indica que la distancia entre el centro del pie es inferior a 0,65 mm QFP (ver QFP). Algunos fabricantes de conductores utilizan este nombre.
-
CPAC (portador de matriz de almohadilla superior del globo) es otro nombre para BGA de Motorola (ver BGA).
-
CQFP (paquete quad fiat con anillo protector)
Paquete plano con pasador de cuatro lados con anillo protector. En un QFP de plástico, el pasador está enmascarado con un anillo protector de resina para evitar que se doble y se deforme. Antes de montar el LSI en el sustrato impreso, corte el pasador del anillo protector y conviértalo en un ala de gaviota (forma de L). El paquete ha sido producido en masa por Motorola en Estados Unidos. La distancia entre centros de los pines es de 0,5 mm y el número máximo de pines es de aproximadamente 208.
-
H- (con disipador de calor)
Indica una marca con un radiador. Por ejemplo, HSOP significa SOP con radiador.
-
matriz de rejilla de pines (tipo de montaje en superficie)
PGA de montaje en superficie. Por lo general, PGA es un paquete enchufable con una longitud de pin de aproximadamente 3,4 mm. El PGA de montaje en superficie tiene pines de visualización en la parte inferior del paquete, cuya longitud varía entre 1,5 mm y 2,0 mm. El montaje adopta el método de soldadura por contacto con el sustrato impreso, por lo que también se denomina soldadura por contacto PGA. Debido a que la distancia entre centros de pines es de solo 1,27 mm, la mitad más pequeña que la del PGA enchufable, el cuerpo del paquete no puede hacerse muy grande y el número de pines es mayor que el del tipo enchufable (250 ~ 528), que es un paquete LSI lógico a gran escala. El sustrato del paquete tiene un sustrato cerámico multicapa y una base de impresión de resina epoxi de vidrio. El envasado con sustrato cerámico multicapa ha resultado práctico.
-
JLCC (portador de chip con terminales J)
Portador de chip con clavija J. Otro nombre para CLCC con ventana y QFJ de cerámica con ventana (ver CLCC y QFJ). Algunos fabricantes de semiconductores utilizan el nombre.
-
LCC (portador de chips sin plomo)
Portador de chip sin pines. Un paquete de montaje en superficie en el que los cuatro lados del sustrato cerámico solo son tocados por electrodos sin clavijas. Es un paquete para circuitos integrados de alta velocidad y alta frecuencia, también conocido como QFN cerámico o QFN-C (ver QFN).
-
LGA (matriz de red terrestre)
Paquete de visualización de contactos. Es decir, se realiza un paquete con un contacto de electrodo de tanque en estado de matriz en el lado inferior. Enchúfelo al enchufe durante el montaje. LGA de cerámica con 227 contactos (distancia entre centros de 1,27 mm) y 447 contactos (distancia entre centros de 2,54 mm) ahora están disponibles para circuitos LSI lógicos de alta velocidad.
LGA puede acomodar más pines de entrada/salida en un paquete más pequeño que QFP. Además, debido a la pequeña impedancia del cable, es adecuado para LSI de alta velocidad. Sin embargo, debido a la compleja producción de los enchufes y al alto coste, actualmente prácticamente no se utilizan. Se espera que la demanda de ellos aumente en el futuro.
26, LOC (plomo en chip)
Paquete de cables en chip. En una de las tecnologías de empaquetado de LSI, el extremo frontal del marco de cables es una estructura sobre el chip, y el centro del chip está hecho con una junta de soldadura convexa, que está conectada eléctricamente con la sutura de cables. En comparación con la estructura original que disponía el marco principal cerca del costado del chip, el chip contenido en el paquete del mismo tamaño tiene aproximadamente 1 mm de ancho. -
LQFP (paquete plano cuádruple de perfil bajo)
QFP delgado. Se refiere al QFP con un grosor de cuerpo de 1,4 mm, que es el nombre utilizado por la industria japonesa de maquinaria electrónica según la nueva especificación de factor de forma QFP.
-
L-QUAD
Uno de QFPS cerámico. Sustrato de embalaje con nitruro de aluminio, la conductividad térmica base es de 7 a 8 veces mayor que la alúmina, con buena disipación de calor. El marco encapsulado está hecho de alúmina y el chip está sellado mediante encapsulado, lo que reduce los costos. Es un paquete desarrollado para LSI lógico que permite potencia W3 en condiciones de enfriamiento de aire natural. Se desarrollaron paquetes lógicos LSI con 208 pines (distancia entre centros de 0,5 mm) y 160 pines (distancia entre centros de 0,65 mm) y comenzaron su producción en masa en octubre de 1993.
-
MCM (módulo multichip)
Componentes multichip. Un paquete en el que se ensamblan múltiples chips semiconductores desnudos en un único sustrato de cableado. Según el material del sustrato, se puede dividir en tres categorías MCM-L, MCM-C y MCM-D.
MCM-L es un componente que utiliza el habitual sustrato impreso multicapa de epoxi de vidrio. La densidad del cableado no es muy alta y el costo es bajo. MCM-C es una tecnología de película gruesa para formar cableado multicapa, con cerámica (alúmina o vitrocerámica) como componente de sustrato, similar al circuito integrado híbrido de película gruesa que utiliza un sustrato cerámico multicapa. No hubo diferencia significativa entre los dos. La densidad del cableado es mayor que la del MCM-L. MCM-D es una tecnología de película delgada para formar un cableado multicapa, cerámica (alúmina o nitruro de aluminio) o Si, Al como componentes del sustrato. La conspiración de cableado es el mayor de los tres componentes, pero el costo también es alto. -
MFP (paquete mini plano)
Paquete plano pequeño. POE o POES de plástico (ver POES y POES). Algunos fabricantes de semiconductores utilizan el nombre.
